英伟达正式下场做面向 AI Agent 的自研服务器 CPU Vera，最抓人眼球的选择是把全部 88 颗 Olympus 核心、统一 L3 缓存、SCF 一致性互连全部放在同一块计算裸片上，避开主流高端 x86 CPU 普遍采用的多芯粒（Chiplet）方案；但这不是说英伟达要抛弃 Chiplet，而是针对智能体 AI 的特殊瓶颈做取舍：Agent 大量串行调用工具、Python 运行时、检索与评估循环，对尾延迟、一致性抖动非常敏感，跨芯粒跳转带来的不确定延迟会拖慢整条链路，拖累 GPU 利用率，单片方案可以消除 die-hop 开销，拿到稳定、低抖动的共享缓存访问能力。Vera 依然保留 NVLink‑C2C，用来连接内存 / I/O 裸片、对接 GPU，属于 “计算核心单片，系统级依然多芯粒互连” 的混合路线；而更早的 Grace Superchip 本身就是两颗单片 Grace 通过 C2C 互联的经典 Chiplet 形态，英伟达的 GPU 家族更是长期重度依赖芯粒堆叠，所以它本质是把 Chiplet 当成一种工具，而不是唯一标准答案。这件事真正改变的是行业共识：高性能服务器 CPU 不再只有 “堆芯、拆成多芯粒” 一条路，当负载是强单线程、强共享状态、对延迟方差敏感时，单片大裸片会形成差异化路线；而追求极致核心数量、良率优化、异构工艺混搭的场景，Chiplet 依旧不可替代。
一、Vera CPU 核心规格清单
- 核心：88 颗自研 Olympus（Armv9.2），支持空间多线程，最高 176 线程
- 缓存与互联：164MB 统一 L3，第二代 SCF，片上双向带宽最高 3.4TB/s
- 内存：SOCAMM2 LPDDR5X，主打高带宽、低功耗
- 互连：NVLink‑C2C，用于 CPU 之间、CPU 与 GPU 之间一致性互联
- TDP：约 450W，定位 AI 工厂、智能体编排、强化学习、数据预处理
- 关键设计：计算部分单片裸片，内存、I/O、GPU 对接部分仍用芯粒互连
二、单片计算裸片 vs 传统多芯粒 CPU 对比表
| 对比项目 | 英伟达 Vera（单片计算裸片） | AMD/Intel 主流 Chiplet 服务器 CPU |
|---|---|---|
| 内部计算组织 | 所有核心、共享 L3 在同一个裸片，无跨芯粒跳转 | 核心拆成多个 compute die，跨 die 访问存在额外延迟 |
| 优势场景 | Agent 编排、Python、代码执行、检索、强共享状态任务 | 海量并行吞吐、云虚拟机、大规模 HPC、高核心密度 |
| 性能特征 | 尾延迟稳定、p99 抖动小、单线程强 | 总核心数上限更高，可横向堆规模 |
| 代价 | 裸片面积大，先进制程良率压力高，成本风险上升 | 良率更好，不同裸片可以选用不同工艺，BOM 更灵活 |
| 扩展方式 | 单颗内部不拆芯粒；多颗芯片靠 C2C 向外扩展 | 内部、外部都依靠芯粒互连扩展 |
| 英伟达定位 | 面向 Agent 关键路径的低抖动 CPU | GPU、Grace Superchip、未来大规模平台继续使用 |
三、为什么 Agent workload 适合单片路线
- 任务是串行依赖链：Agent 先调用工具、拿到返回、再规划下一步，不是纯无依赖并行，CPU 单步延迟直接传导到整体任务耗时
- 频繁共享状态：多线程反复读写公共数据结构，跨芯粒 NUMA 距离带来的延迟方差会放大长尾延迟
- 目标是拉高 GPU 利用率：如果 CPU 编排环节卡壳，昂贵的 GPU 就会空等，单片方案用来减少这种 “拖后腿”
- 一致性开销集中：SCF 在同一块裸片上做网状一致性，相比跨 die 的一致性协议更简单、更可预测
四、容易被误读的关键点
- 不是反 Chiplet，是 “计算面不拆，系统面继续拼”：Vera 的计算裸片是单片，但它和内存、I/O、GPU 的连接依然是 C2C 芯粒互连；Grace Superchip、Blackwell GPU 全是 Chiplet
- 不是单片永远更好：如果负载是可以打散、互相独立的海量任务，Chiplet 靠更高良率、更低成本堆更多核心依然占优
- 是负载优先，不是架构信仰：英伟达的逻辑是架构跟着 workload 走，Agent 需要稳定低尾延迟就用单片；需要超大规模、异构工艺就拆芯粒
- 成本是硬约束：单片大裸片在先进节点的良率风险很高，只有 AI 数据中心这种愿意为确定性延迟付费的场景，才承担这个溢价
【相关 FAQ】
问题 1：英伟达 CPU 下场，要推翻 Chiplet？到底是什么意思？
回答 1：这句话是媒体概括，并不准确；英伟达 Vera CPU 的计算部分做成单片裸片，避免跨芯粒带来的延迟抖动，专门适配 AI 智能体负载，但英伟达本身在 GPU、Grace Superchip 上依然大量使用 Chiplet，并没有推翻这项技术，只是把它的适用场景重新划分。
问题 2：Vera CPU 单片设计，对比 AMD、Intel 的芯粒服务器 CPU，优势在哪？
回答 2：优势是所有核心和共享 L3 在同一块裸片，没有跨 die 跳转，一致性访问延迟更低、p99 尾延迟抖动更小，在 Agent 编排、工具调用、Python 这类串行依赖任务上更适合，能够减少 GPU 等待、提升整套 AI 工厂利用率。
问题 3：那 Grace Superchip 是什么路线，和 Vera 冲突吗？
回答 3：Grace Superchip 是两颗单片 Grace CPU 通过 NVLink‑C2C 互连，属于典型的 Chiplet 扩展方案；Vera 是新一代，面向 Agent 负载优先保证单颗内部的一致性延迟，两条路线并行，面向不同场景。
问题 4：单片裸片方案有没有短板？
回答 4：短板很明显：大尺寸先进制程裸片良率更难控制，制造成本更高；很难做到像芯粒方案那样灵活混搭不同工艺的裸片，不适合所有云、HPC 负载，更适合对延迟确定性愿意付费的 AI 智能体基础设施。
【参考资料】
[2026-11-06]（英伟达 CPU 下场，要推翻 Chiplet?）钛媒体
[2026-10-19]（NVIDIA Chooses Monolithic Die Over Chiplets for Vera CPU）TrendForce
[2026-07-21]（NVIDIA Vera CPU: Olympus Cores）NVIDIA Technical Blog
[2026-03]（NVIDIA Vera: Reimagining CPUs for Agents）GTC 2026
[2026-11-05]（英伟达 CPU 下场，要推翻 Chiplet？）36 氪
【免责声明】
本文基于英伟达官方博客、GTC 分享、第三方评测与行业媒体报道整理；Vera 的单片计算裸片方案是面向 Agent 负载的定向取舍，Chiplet 仍然是大规模、异构、高良率芯片的主流路线；不同负载下两种架构优劣会发生变化，本文不构成服务器选型、芯片投资参考。
本文来自作者[光涡寻路者]投稿，不代表乌兰科技网立场，如若转载，请注明出处：https://www.wlcbnews.com/bdt/202611/488.html
评论列表（4条）
我是乌兰科技网的签约作者“光涡寻路者”！
希望本篇文章《英伟达 Vera CPU 选用单片计算裸片主攻智能体负载，并非全盘推翻 Chiplet，只是重新划分它的适用边界》能对你有所帮助！
本站[乌兰科技网]内容主要涵盖：互联网行业的追踪与探索
本文概览：英伟达正式下场做面向 AI Agent 的自研服务器 CPU Vera，最抓人眼球的选择是把全部 88 颗 Olympus 核心、统一 L3 缓存、SCF 一致性互连全部放在同一块计算裸片上，避开主流高端 x86 CPU 普遍采用的多芯粒（Chiplet）方案；但这不是说英伟达要抛弃 Chiplet，而是针对智能体 AI 的特殊瓶颈做取舍：Agent 大量串行调用工具、Python 运行时、检索与评估循环，对尾延迟、一致性抖动非常敏感，跨芯粒跳转带来的不确定延迟会拖慢整条链路，拖累 GPU 利用率，单片方案可以消除 die-hop 开销，拿到稳定、低抖动的共享缓存访问能力。Vera 依然保留 NVLink‑C2C，用来连接内存 I O 裸片、对接 GPU，属于 “计算核心单片，系统级依然多芯粒互连” 的混合路线；而更早的 Grace Superchip 本身就是两颗单片 Grace 通过 C2C 互联的经典 Chiplet 形态，英伟达的 GPU 家族更是长期重度依赖芯粒堆叠，所以它本质是把 Chiplet 当成一种工具，而不是唯一标准答案。这件事真正改变的是行业共识：高性能服务器 CPU 不再只有 “堆芯、拆成多芯粒” 一条路，当负载是强单线程、强共享状态、对延迟方差敏感时，单片大裸片会形成差异化路线；而追求极致核心数量、良率优化、异构工艺混搭的场景，Chiplet 依旧不可替代。