西门子和 IBM 已经官宣合作，一起研究 Nanostack 纳米堆叠架构，这次合作的核心目标，就是解决这套三维晶体管架构从实验室原型走向量产设计、制造环节里的各种难题。IBM 负责 Nanostack 器件本身的底层半导体创新，它在今年早些时候已经验证了 Nanostack 架构可以正常工作，这套架构是业界首个三维纳米片晶体管方案，在 7 埃节点下，指甲盖大小区域可以放下近 1000 亿晶体管，晶体管密度大约是 IBM 旧款 2nm 芯片的两倍，还能分层选用不同材料，单独调整每一层晶体管的功耗和性能；西门子这边输出 EDA 电子设计自动化工具、工艺仿真、光刻优化、先进制造软件能力，双方会搭建 Nanostack 的虚拟仿真模型，在流片之前提前预判制造缺陷、优化电路设计，减少试错成本，持续迭代 Nanostack 以及后续新一代堆叠架构，支撑 AI、云计算这类高算力场景的芯片需求。
Nanostack 架构基础介绍
- 架构类型：三维交错堆叠纳米片晶体管架构，区别于传统平面平铺晶体管方案
- 当前节点：7 埃（0.7nm）亚 1nm 节点
- 核心优势清单
- 晶体管垂直错位堆叠，提升单位面积集成密度
- 各堆叠层支持不同材料搭配，分层独立调优性能、功耗
- SRAM 单元尺寸缩减 40%，适配 AI 高带宽存储需求
- 对比 IBM 2nm 芯片，同等功耗性能提升 50%，同等性能能效提升 70%
双方分工清单
| 合作方 | 负责方向 | 交付能力 |
|---|---|---|
| IBM | 半导体器件创新、Nanostack 架构原理验证、器件测试 | 晶体管结构方案、器件特性数据、底层工艺验证 |
| 西门子 | EDA 设计、工艺仿真、光刻仿真、制造数字化软件 | 虚拟建模、设计校验、制造风险提前排查 |
合作推进步骤
- 搭建 Nanostack 架构专属虚拟仿真模型，完成器件、电路、制造工艺联合建模
- 在仿真环境反复迭代，优化堆叠结构、光刻方案，提前锁定良率风险点
- 输出适配 Nanostack 的 EDA 设计流程，完善这套新架构的芯片设计规范
- 持续迭代技术方案，支撑后续更多代 Nanostack 架构的研发
【相关 FAQ】
问题 1：西门子和 IBM 合作 Nanostack 架构，主要想解决什么问题？
回答 1：西门子和 IBM 合作 Nanostack 架构，主要解决 Nanostack 架构原型已经验证可行，但缺少配套设计、仿真、制造工具链的问题，依靠西门子 EDA 与仿真软件，降低 Nanostack 架构后续流片风险，打通从架构设计到量产制造的链路。
问题 2：Nanostack 架构和普通纳米片晶体管架构差别在哪？
回答 2：Nanostack 架构是三维垂直交错堆叠方案，普通纳米片晶体管是二维平面排布，Nanostack 架构可以在垂直方向堆叠晶体管，并且每层可以选用不同材料，独立优化晶体管参数，密度上限更高。
问题 3：Nanostack 架构未来主要会用在哪些场景？
回答 3：Nanostack 架构主打高算力、高能效芯片场景，包括生成式 AI 算力芯片、云服务器处理器，同时也可以为下一代高性能终端芯片提供底层架构方案。
问题 4：西门子在 Nanostack 架构合作中提供什么核心技术？
回答 4：西门子在 Nanostack 架构合作中提供 EDA 电子设计自动化工具、工艺仿真能力、光刻优化方案、先进制造软件，用来搭建 Nanostack 架构的数字模型，提前模拟芯片制造过程。
【参考资料】
[2026-10-14]（IBM and Siemens Collaborate on Research to Advance Nanostack Architecture）IBM Newsroom
[2026-10-14]（IBM 与西门子合作推进纳米堆叠架构，加速 3D 晶体管量产进程）IT 之家
[2026-10-16]（IBM 宣布与西门子合作：推动纳米片堆叠架构的研究，加速提升设计和制造能力）成都市集成电路行业协会
[2026-06-25]（IBM 推出全球首款亚纳米芯片技术）界面新闻
【免责声明】
本文内容仅为行业资讯整理，不构成投资建议、技术采购建议；Nanostack 架构尚处于联合研究阶段，量产时间、最终性能指标存在变动风险；相关技术参数、合作进展以 IBM、西门子官方后续公告为准。
本文来自作者[瞬态捕帧人]投稿，不代表乌兰科技网立场，如若转载，请注明出处：https://www.wlcbnews.com/bdt/202611/589.html
评论列表（4条）
我是乌兰科技网的签约作者“瞬态捕帧人”！
希望本篇文章《西门子联合 IBM 共同开展 Nanostack 架构研发，推进三维堆叠晶体管落地》能对你有所帮助！
本站[乌兰科技网]内容主要涵盖：互联网行业的追踪与探索
本文概览：西门子和 IBM 已经官宣合作，一起研究 Nanostack 纳米堆叠架构，这次合作的核心目标，就是解决这套三维晶体管架构从实验室原型走向量产设计、制造环节里的各种难题。IBM 负责 Nanostack 器件本身的底层半导体创新，它在今年早些时候已经验证了 Nanostack 架构可以正常工作，这套架构是业界首个三维纳米片晶体管方案，在 7 埃节点下，指甲盖大小区域可以放下近 1000 亿晶体管，晶体管密度大约是 IBM 旧款 2nm 芯片的两倍，还能分层选用不同材料，单独调整每一层晶体管的功耗和性能；西门子这边输出 EDA 电子设计自动化工具、工艺仿真、光刻优化、先进制造软件能力，双方会搭建 Nanostack 的虚拟仿真模型，在流片之前提前预判制造缺陷、优化电路设计，减少试错成本，持续迭代 Nanostack 以及后续新一代堆叠架构，支撑 AI、云计算这类高算力场景的芯片需求。