标题：三星拟 2027 年初完成 3D Cube-H 先进封装开发：混合键合互连间距目标约 6 微米，面向 AI 芯片与 HBM 集成
直接给结论：据韩国 ZDNet 2026 年 11 月 10 日援引业内消息，三星电子晶圆代工业务计划在 2027 年初完成下一代先进封装技术 3D Cube-H 的开发，同期推出首套设计工具包（Design Kit），之后再面向潜在客户启动技术评估和方案验证对接。3D Cube-H 走的是混合键合（Hybrid Bonding，混合铜键合 HCB）路线，不再依赖微凸点，而是让芯片间铜焊盘直接熔接，目标互连间距约 6 微米，明显细于现有热压键合方案约 25 微米的最小间距，主要面向高性能 AI 芯片、GPU 堆叠以及逻辑芯片与 HBM 的垂直集成Samsung Semiconductor Global。需要说明的是，目前 3D Cube-H 仍处于技术开发和客户验证准备阶段，距离正式量产还有一段距离，颗粒污染控制和空洞抑制也是混合键合工艺待攻克的难关。下面按技术定位、与现有 Cube-T 的差异、指标优势、应用场景、研发现状和产业意图逐项梳理。
一、3D Cube-H 在三星封装路线里的位置
1. 整体路线划分
三星晶圆代工把先进异构集成分成水平集成和垂直集成两条主线，3D Cube 系列属于 Z 轴垂直堆叠方案，依靠 TSV（硅通孔）实现多颗芯片纵向集成Samsung Semiconductor Global。
| 路线 | 型号 | 互连方式 | 定位 |
|---|---|---|---|
| 水平集成 | 2.5D Cube-S | 硅中介层 | 逻辑芯片与 HBM 水平并排，高带宽低延迟 |
| 水平集成 | 2.3D Cube-E | 硅桥 + RDL 中介层 | 兼顾细线宽布线与大面积封装成本 |
| 水平集成 | 2.3D Cube-R | RDL 中介层（PLP/WLP） | 低成本、短开发周期的多芯片集成 |
| 垂直集成 | 3D Cube-T | 热压键合（TC Bonding）+ 微凸点 | 已在 HBM、CMOS 图像传感器等场景落地验证 |
| 垂直集成 | 3D Cube-H | 混合铜键合（HCB），无凸点 | 下一代超细间距 3D 堆叠，开发中 |
信息来源：三星半导体官网先进异构集成页面Samsung Semiconductor Global。
2. 本次推进的时间节点
- 2027 年初：计划完成 3D Cube-H 技术开发。
- 同期：推出首套设计工具包，方便客户和设计团队基于该封装做方案设计。
- 工具包落地后：启动面向潜在客户的评估流程，开展方案验证对接。
二、Cube-H 与 Cube-T：热压键合 vs 混合键合
1. 连接方式的核心区别
- 3D Cube-T（热压键合）：芯片之间先放置微小凸块（微凸点），再通过加热和施压完成连接，工艺相对成熟，在成本和良率上有积累，已配合微凸点 CoW（Chip-on-Wafer）和 TSV 技术用于低功耗 3D IC 应用Samsung Semiconductor Global。
- 3D Cube-H（混合键合）：不再依赖凸点结构，先让介质层贴合，再通过铜焊盘直接熔接实现芯片互连；三星官网称其正在开发 6 微米以下超细间距的无凸点混合铜键合（bumpless hybrid Cu bonding）Samsung Semiconductor Global。
2. 关键指标对比
| 对比项 | 3D Cube-T（热压键合） | 3D Cube-H（混合键合） |
|---|---|---|
| 互连结构 | 微凸点 + 热压键合 | 铜铜直接键合，无凸点 |
| 互连间距 | 最小约 25 微米 | 目标约 6 微米（6 微米以下） |
| 排列密度 | 受凸点尺寸限制 | 单位面积可布置更多互连通道 |
| 信号路径 | 经凸点连接 | 更短的垂直信号路径 |
| 封装部件 | 保留凸点等封装结构 | 去除凸点，缩小封装外形 |
| 成熟状态 | HBM、CIS 等场景已验证，可量产 | 开发中，待客户评估 |
信息来源：ZDNet 转述、全球半导体观察、三星官网Samsung Semiconductor Global。
三、混合键合能带来哪些实际优势
1. 电性能与功耗
- 互连间距缩小后，单位面积内可以布置更多连接通道，提高芯片间数据传输密度。
- 铜铜直接连接缩短了垂直信号路径，有助于降低信号延迟和每比特数据传输所需能耗。
- 去除凸点结构后，垂直方向寄生参数减少，配合 TSV 路径获得更高带宽和更低延迟Samsung Semiconductor Global。
2. 散热与封装尺寸
- 传统凸点结构会带来额外热阻，混合键合减少了这部分中间结构，对散热有一定改善空间。
- 无凸点设计可以压缩封装厚度，减少封装部件数量，整体外形更紧凑，晶体管密度和布局灵活性更高Samsung Semiconductor Global。
3. 设计层面的价值
- 在单片工艺微缩难度持续抬升的背景下，通过先进封装做异质集成，成为 AI 芯片提升性能的重要路径。
- 3D 堆叠还能降低超大单片芯片带来的良率风险，把系统拆成多颗优化过的芯片再在封装内集成Samsung Semiconductor Global。
四、主要应用场景
1. 面向的芯片类型
- 高性能 AI 处理器和加速器。
- GPU 等高性能逻辑芯片的垂直堆叠。
- 逻辑芯片与 HBM（高带宽内存）的垂直集成，缩短计算芯片与内存之间的数据距离。
2. 为什么 AI 芯片需要这种封装
AI 模型规模扩大后，GPU 与内存之间的数据交换需求持续增长，“内存墙” 成为性能和能效的关键约束。把计算芯片和内存通过更短路径、更高密度的互连整合在同一封装内，可以缓解带宽、延迟和功耗压力；这也是三星把先进封装与逻辑工艺、HBM 能力放在统一框架下协同优化的原因Samsung Semiconductor Global。
五、研发现状、待解难题与产业意图
1. 当前所处阶段
- 3D Cube-H 目前仍处于技术开发阶段，2027 年初完成开发并交付首套工具包后，才进入潜在客户评估环节，距正式量产还有距离。
- 三星同期在扩充封装研发能力：据韩联社报道，李在镕于 11 月 1 日走访了设在日本横滨的先进封装实验室（APL），该设施 9 月正式启用，属于到 2028 年五年内 3500 亿韩元（约 2.62 亿美元）封装研发投资计划的一部分，用于推进封装材料与工艺技术，并加强与日本供应商的协作。
2. 工艺上的主要难关
据 ETNews 报道，三星封装高管在 ISMP 2026 上表示，混合键合开发中仍有两个主要障碍：一是颗粒污染控制，二是防止键合界面形成空洞（void）。这两类问题直接影响键合良率、互连可靠性和长期稳定性，是超细间距混合键合走向量产必须解决的环节。
3. 三星的产业目标
在代工市场竞争加剧、AI 芯片订单向具备先进封装能力的代工厂集中的背景下，三星推出 3D Cube-H 的直接意图是补齐混合键合技术能力，强化在先进封装层面的竞争筹码，进而争取大型科技企业的 AI 芯片代工订单。
【相关 FAQ】
问题 1：三星计划什么时候完成 3D Cube-H 先进封装开发，开发完成后下一步是什么？
回答 1：据 ZDNet 援引业内消息，三星计划在 2027 年初完成 3D Cube-H 开发，并在同期推出首套设计工具包；工具包落地后，三星将面向潜在客户启动技术评估和方案验证对接，目前该技术仍处于开发阶段，尚未进入量产。
问题 2：3D Cube-H 用的是什么互连技术，和现有 3D Cube-T 有什么区别？
回答 2：3D Cube-H 采用混合键合（混合铜键合 HCB），通过铜焊盘直接熔接实现无凸点互连；现有 3D Cube-T 采用热压键合加微凸点连接。Cube-H 目标互连间距约 6 微米（6 微米以下），而 Cube-T 热压键合最小间距约 25 微米，混合键合在密度、路径长度和封装尺寸上更有优势Samsung Semiconductor Global。
问题 3：三星 3D Cube-H 先进封装主要面向哪些 AI 和 HBM 相关应用？
回答 3：3D Cube-H 主要面向高性能 AI 芯片、GPU 堆叠，以及逻辑芯片与 HBM 高带宽内存的垂直集成场景，通过更短的互连路径和更高的连接密度缓解 AI 计算中的带宽、延迟和功耗压力，适配 HPC 与 AI 算力芯片需求Samsung Semiconductor Global。
问题 4：3D Cube-H 的混合键合相比传统热压键合在散热和功耗上有哪些改善？
回答 4：混合键合去除了传统微凸点中间结构，可减少凸点带来的热阻，改善散热路径；同时铜铜直接连接缩短了垂直信号路径，有助于降低信号延迟和数据传输能耗，单位面积内也能布置更多互连通道，提升整体带宽密度。
问题 5：3D Cube-H 目前还面临哪些工艺挑战，三星为什么要推进这项先进封装？
回答 5：据 ETNews 在 ISMP 2026 的报道，三星方面认为颗粒污染控制和键合界面空洞抑制仍是混合键合的主要难关；三星推进 3D Cube-H 是为了补齐混合键合能力、强化先进封装竞争筹码，在 AI 芯片代工竞争中争取大型科技厂商的订单。
【参考资料】
- [2026-11-11]（三星电子计划于 2027 年初完成下一代封装技术 3D Cube-H 的开发）新浪财经 / SEMI（今日头条）
- [2026-11-11]（三星拟 2027 年初完成 3D Cube-H 先进封装开发）全球半导体观察
- [2026-11-11]（Samsung Reportedly Eyes Early 2027 for 3D Cube-H Advanced Packaging Development, Featuring Hybrid Bonding）TrendForce
- [2026-11-10]（三星拟明年初完成 3D Cube-H 开发 互连间距目标约 6 微米）CNMO 科技（今日头条）
- [2026-11-10]（Samsung Electronics plans to complete the development of advanced packaging technology 3D Cube-H by early 2027）链捕手 ChainCatcher
- [2026-11-10]（三星电子计划 2027 年初完成 3D Cube-H 开发 互连间距目标约 6 微米）新浪财经
- [2026-10-12]（Advancing High-Performance Compute with Customized Foundry Logic-Memory Integration）三星半导体官网
- [2026-08-04]（Advanced Heterogeneous Integration）三星半导体官网
- [2026-06-01]（Advanced Packaging and the Shift to System-Level Semiconductor Innovation）三星半导体官网
【免责声明】
本文基于 2026 年 11 月 14 日前可检索到的三星官网公开资料、韩国 ZDNet 转述、TrendForce、全球半导体观察及国内财经科技媒体报道整理，仅供信息参考，不构成投资建议或采购判断。3D Cube-H 仍处于开发阶段，文中 2027 年初开发完成、设计工具包交付、互连间距目标、应用场景及客户评估节奏均来自公开报道和厂商规划，实际量产时间、良率指标、工艺参数和合作客户可能随技术验证进度调整；混合键合相关指标在不同平台和产品上表现可能不同。具体规格、路线图和商业化进展请以三星半导体官方正式披露为准，结合自身需求独立判断。
本文来自作者[矢量锚标人]投稿，不代表乌兰科技网立场，如若转载，请注明出处：https://www.wlcbnews.com/itzx/202611/2647.html
评论列表（4条）
我是乌兰科技网的签约作者“矢量锚标人”！
希望本篇文章《三星拟2027年初完成3D Cube-H先进封装开发》能对你有所帮助！
本站[乌兰科技网]内容主要涵盖：互联网行业的追踪与探索
本文概览：标题：三星拟 2027 年初完成 3D Cube-H 先进封装开发：混合键合互连间距目标约 6 微米，面向 AI 芯片与 HBM 集成