Cascode SiC JFET（简称 CJFET）非常适配 LLC 谐振变换器原边 ZVS 软开关场景，它是高压 SiC JFET 搭配低压硅 MOS 组成的共源共栅结构，天生常关、0~12V 低压驱动，输出电容 Coss 很小，维持 ZVS 需要的励磁电流和死区时间都比常规 SiC MOSFET 更小，导通损耗更低，适合高频数据中心、工业 400V 母线 LLC 电源；但它的短板是关断 dv/dt 很高，容易出现振铃、电压过冲、EMI 恶化，尤其是工作频率高于谐振点、开关电流偏大的时候。硬件实测可以确认，不外加缓冲电容时 dv/dt 可达 31.4V/ns，并联 220pF 外部 Cds 缓冲电容可以把 dv/dt 直接减半，同时不会在 ZVS 工况下引入额外损耗，代价是需要适当拉长死区时间、提高励磁电流裕量，只要做好 PCB 功率回路布局、缓冲电容选型、死区参数整定，CJFET 就能在几百 kHz 到 1MHz 区间的 LLC 方案里拿到比传统 SiC MOSFET 更好的整机效率。下面从器件原理、对比、实测方案、实测数据、设计要点、风险对策逐层拆解。
一、Cascode SiC JFET 基础原理
Cascode SiC JFET 是串联组合结构：高压 SiC JFET 负责承受主耐压，低压硅 MOS 管负责控制通断，解决原生 SiC JFET 常开的缺陷。
- 驱动规格：0~12V 驱动，不需要负压关断，驱动电路简单，BOM 成本更低
- 核心优点：低 Rds (on)、低 Qg、低 Coss，相同耐压等级下 FOM 更优
- 固有短板：关断速度极快，单纯调栅极电阻 Rg 很难压制 dv/dt，必须依靠漏源端并联缓冲电容 Cds 来控制压摆率
二、Cascode SiC JFET 和常规 SiC MOSFET 在 LLC 场景对比
| 对比项 | Cascode SiC JFET | 常规 SiC MOSFET |
|---|---|---|
| 驱动电压 | 0~12V，无负压 | 常需要 - 5V 负压关断 |
| 维持 ZVS 难度 | 低，Coss 电荷少，死区可以做到 75ns 级别 | 偏高，需要更大励磁电流、更长死区 |
| 导通损耗 | 同电压等级更低 | 偏高 |
| dv/dt 特性 | 极高，容易振铃、EMI 大 | 可控性更好 |
| 长期可靠性 | 无栅氧退化问题 | 栅氧是主要失效风险点 |
| 高频适配上限 | 最高可到 1MHz 左右 | 一般集中在 400kHz 以内 |
三、LLC 硬件实测平台与测试条件
本次实测选用型号 NTBT023N075CJ4，TOLL 封装，测试方案采用半桥等效 LLC 原边测试架，只保留励磁电流，剥离副边负载干扰，用来单独验证原边器件开关特性
- 直流母线电压：400V
- 死区时间：75ns
- 驱动电阻 Rgon/Rgoff：5Ω
- 测试开关频率：990kHz
- 励磁电流峰值 Im_pk：10A
- 两组对照：无外部 Cds、并联 220pF 外部 Cds 缓冲电容
四、实测关键数据结果
- 无缓冲电容工况：稳定实现 ZVS，实测关断 dv/dt=31.4V/ns，波形干净，在励磁电流 10A 以内振铃可控，适合轻、中电流区间；一旦开关电流拉高到 30A 以上，振铃和电压尖峰风险快速上升
- 增加 220pF 外部 Cds 缓冲：dv/dt 下降约一半，EMI 改善；但 Cds 会增加总输出电容，维持 ZVS 所需要的最小死区时间会变大，励磁电流裕量也要同步提高，属于可量化的取舍关系
- 效率表现：在高开关电流工况，搭配 Cds 缓冲的 CJFET 整机损耗反而更低，缓冲电容的能量会在 ZVS 开通时回馈母线，不会持续发热损耗
五、LLC 拓扑落地设计要点清单
- 布局：功率回路面积尽可能缩小，降低寄生电感，寄生电感是 dv/dt 振铃的放大器
- 缓冲方案：优先选用纯电容 Cds 缓冲，不推荐 RC 缓冲（RC 缓冲在 ZVS 下会持续发热）
- 死区整定：先计算最小过渡时间 Ttr，死区时间 Tdt 必须大于 Ttr，额外预留时序裕量
- 励磁电感设计：外加 Cds 越大，需要的励磁电流越大，Lm 取值要配合缓冲电容一起权衡
- 驱动：0~12V 驱动，栅极回路走线短，驱动电源隔离、稳压稳定
- 适用范围：优先用于数据中心电源、工业高压 LLC；不适合硬开关拓扑
六、典型风险与对应解决办法
- 风险 1：高频、重载、过谐振点时电压尖峰大、EMI 超标
- 风险 2：加了缓冲电容之后 ZVS 丢失、轻载掉 ZVS
- 风险 3：PCB 走线寄生电感带来不可控振铃
- 风险 4：误把 CJFET 当成普通 SiC MOSFET，直接上负压驱动
对策：并联 Cds 缓冲电容，不要单纯依靠加大栅极电阻
对策：重新下调励磁电感 Lm，提高励磁电流，同步拉长死区
对策：器件就近放置，母线陶瓷电容紧贴半桥功率管，功率回路紧凑
对策：CJFET 不需要负压，负压反而会带来不必要的风险
【相关 FAQ】
问题 1：Cascode SiC JFET 在 LLC 拓扑里相比 SiC MOSFET 最大优势是什么？
回答 1：Cascode SiC JFET 在 LLC 拓扑里 Coss 和栅电荷更低，更容易维持 ZVS，死区时间可以做的更短，导通损耗更低，只需要 0~12V 驱动，不需要负压，在高频 LLC 场景下效率上限更高，缺点是关断 dv/dt 很高，需要配套 Cds 缓冲设计。
问题 2：给 LLC 拓扑里的 Cascode SiC JFET 加外部 Cds 缓冲会不会增加损耗？
回答 2：在 LLC 的 ZVS 软开关工况下，给 Cascode SiC JFET 并联 Cds 缓冲电容不会产生持续损耗，电容存储的能量会在器件开通前回馈母线；但 Cds 会抬高维持 ZVS 所需的最小励磁电流和死区时间，属于性能和参数的权衡。
问题 3：Cascode SiC JFET 在 LLC 拓扑硬件实测时，dv/dt 一般是什么水平？
回答 3：在 400V 母线、990kHz、10A 励磁电流的 LLC 硬件实测条件下，不加缓冲电容时 Cascode SiC JFET 的关断 dv/dt 实测 31.4V/ns，并联 220pF 外部 Cds 缓冲后 dv/dt 大约下降一半，振铃和 EMI 明显改善。
问题 4：LLC 拓扑使用 Cascode SiC JFET，死区时间该怎么设置？
回答 4：LLC 拓扑使用 Cascode SiC JFET，死区时间必须大于器件换流最小过渡时间 Ttr；外加 Cds 缓冲电容会提高 Ttr，实测常用基础死区 75ns，同时根据励磁电流、缓冲电容大小预留裕量，防止 ZVS 丢失。
问题 5：Cascode SiC JFET 适合放在 LLC 拓扑原边还是副边？
回答 5：Cascode SiC JFET 主要推荐放在 LLC 拓扑原边，依托 ZVS 软开关发挥低 Coss、低导通损耗优势；副边一般是整流管，工况不同，通常不优先选用 Cascode SiC JFET。
【参考资料】
[2026-11-12]（详解 Cascode SiC JFET 在 LLC 拓扑中的应用：硬件实测与验证）电子工程专辑
[2026-11-06]（Cascode SiC JFET (CJFET) 在 LLC 中的应用详解）51 电子网
[2026-11-05]（详解 Cascode SiC JFET 在 LLC 拓扑中的应用：死区时间控制及损耗优化方法）21ic 电子网
[2026-11-01]（详解 Cascode SiC JFET 在 LLC 中的应用：优势与 dv/dt 控制）COMPOTECH China
[2026-10-30]（详解 Cascode SiC JFET 在 LLC 中的应用：优势与 dv/dt 控制）中电网
[2026-07-23]（详解 Cascode SiC JFET 在 LLC 拓扑中的应用：死区时间控制及损耗优化方法）电子产品世界
[2026-04-14]（碳化硅赋能浪潮教程：SiC Cascode JFET 与 SiC Combo JFET 深度解析）新浪财经
【免责声明】
本文内容基于公开器件手册、硬件实测文献整理，仅用于电源技术学习参考，不构成器件选型、电源项目落地或者投资建议；Cascode SiC JFET 在 LLC 拓扑中的实际波形、效率、EMI 指标，受 PCB 布局、缓冲电容参数、母线电压、工作频率、变压器励磁电感影响，正式项目务必在样机上完成全工况验证。
本文来自作者[分簇脉冲]投稿，不代表乌兰科技网立场，如若转载，请注明出处：https://www.wlcbnews.com/bdt/202611/2016.html
评论列表（4条）
我是乌兰科技网的签约作者“分簇脉冲”！
希望本篇文章《Cascode SiC JFET 在 LLC 拓扑硬件实测与验证详解》能对你有所帮助！
本站[乌兰科技网]内容主要涵盖：互联网行业的追踪与探索
本文概览：Cascode SiC JFET（简称 CJFET）非常适配 LLC 谐振变换器原边 ZVS 软开关场景，它是高压 SiC JFET 搭配低压硅 MOS 组成的共源共栅结构，天生常关、0~12V 低压驱动，输出电容 Coss 很小，维持 ZVS 需要的励磁电流和死区时间都比常规 SiC MOSFET 更小，导通损耗更低，适合高频数据中心、工业 400V 母线 LLC 电源；但它的短板是关断 dv dt 很高，容易出现振铃、电压过冲、EMI 恶化，尤其是工作频率高于谐振点、开关电流偏大的时候。硬件实测可以确认，不外加缓冲电容时 dv dt 可达 31.4V ns，并联 220pF 外部 Cds 缓冲电容可以把 dv dt 直接减半，同时不会在 ZVS 工况下引入额外损耗，代价是需要适当拉长死区时间、提高励磁电流裕量，只要做好 PCB 功率回路布局、缓冲电容选型、死区参数整定，CJFET 就能在几百 kHz 到 1MHz 区间的 LLC 方案里拿到比传统 SiC MOSFET 更好的整机效率。下面从器件原理、对比、实测方案、实测数据、设计要点、风险对策逐层拆解。